Module A8: RTL coding cho synthesis
Cần học trước: Module A7: Hành vi & ngữ nghĩa mô phỏng, Module A5: FSM. 10 bài, 10 bài đã có nội dung.
- Synthesizable subset: simulator hiểu chưa đủ để có phần cứngĐang tải tiến độ
- Coding style: chức năng giống nhau, PPA phải đo riêngĐang tải tiến độ
- Latch inference: đường không gán cũng mô tả phần cứngĐang tải tiến độ
- Case decode: full coverage không phải lời hứa one-hotĐang tải tiến độ
- Coding guidelines: biến quy ước thành hợp đồng kiểm đượcĐang tải tiến độ
- RAM, ROM và LIFO: phần tử nhớ phải có hợp đồng đọcĐang tải tiến độ
- Sync FIFO: phân biệt request, acceptance và dữ liệu trả vềĐang tải tiến độ
- CDC: đồng bộ level, giữ payload và hiểu giới hạn của GrayĐang tải tiến độ
- Lint: hiểu warning trước khi quyết định sửa hay giữĐang tải tiến độ
- Simulation và synthesis: sensitivity thiếu có thể biến mất khỏi netlistĐang tải tiến độ
Học xong module này sẽ mở: Module A9: Synthesis & timing, Module B3: Procedural & packaging, Module D1: APB (bài mẫu đầy đủ), Module D4: UART, Module D5: SPI.