Module A9: Synthesis & timing
Cần học trước: Module A8: RTL coding cho synthesis. 9 bài, 0 bài đã có nội dung.
- Synthesis fundamentals, Yosys flow, tech mapping, scriptsĐang tải tiến độ
- PDK, standard cells, Liberty, corners, delay tablesĐang tải tiến độ
- Đọc kết quả & lỗi synthesis thường gặpĐang tải tiến độ
- STA fundamentals, slackĐang tải tiến độ
- SDCĐang tải tiến độ
- Multi-corner & timing closureĐang tải tiến độ
- Timing checks, specify, SDF back-annotationĐang tải tiến độ
- Pipelining, PPAĐang tải tiến độ
- DFT (scan) tổng quanĐang tải tiến độ
Học xong module này sẽ mở: Module A10: Low power & UPF, Module D7: Dự án tích hợp (sau MVP).