Blocking vs non-blocking: vì sao shift register 'mất tầng'

// Shift register 3 tầng viết đúng: non-blocking. Reset đồng bộ để mọi tầng xác định (kể cả trên simulator 4-state).module sh_nba (input logic clk, input logic rst, input logic d, output logic q);  logic a, b;  always_ff @(posedge clk) begin    if (rst) begin      a <= 1'b0; b <= 1'b0; q <= 1'b0;    end else begin      a <= d;      b <= a;      q <= b;    end  endendmodule

// Cùng ý đồ nhưng dùng blocking: a, b bị "xuyên qua" trong cùng một clock edge.module sh_ba (input logic clk, input logic rst, input logic d, output logic q);  logic a, b;  always @(posedge clk) begin    if (rst) begin      a = 1'b0; b = 1'b0; q = 1'b0;    end else begin      a = d;      b = a;      q = b;    end  endendmodule

// Stimulus đổi bằng non-blocking ngay sau posedge (không race). Cột k của waveform = giá trị sau posedge thứ k (k=0,1,...).module tb_shift;  logic clk = 0, rst, d, q_nba, q_ba;  int col = 0, t_nba = -1, t_ba = -1;  sh_nba u_nba (.clk(clk), .rst(rst), .d(d), .q(q_nba));  sh_ba  u_ba  (.clk(clk), .rst(rst), .d(d), .q(q_ba));  always #5 clk = ~clk;  initial begin    $dumpfile("trace.vcd"); $dumpvars(0, tb_shift);    rst <= 1'b1; d <= 1'b0;    repeat (2) @(posedge clk);     // posedge cột 0 và cột 1 lấy mẫu rst=1    rst <= 1'b0; d <= 1'b1;        // cột 1: d=1, được lấy mẫu ở posedge cột 2    @(posedge clk) d <= 1'b0;      // cột 2: d=0    repeat (6) @(posedge clk);    $display("SHIFT RESULT t_nba=%0d t_ba=%0d", t_nba, t_ba);    $finish;  end  // Giữa mỗi chu kỳ (negedge): ghi cột đầu tiên q lên 1.  always @(negedge clk) begin    if (q_nba === 1'b1 && t_nba < 0) t_nba = col;    if (q_ba  === 1'b1 && t_ba  < 0) t_ba  = col;    col++;  endendmodule