Bộ đồng bộ reset: assert bất đồng bộ, deassert đồng bộ

Nguồn reset ngoài chip (nút bấm, mạch power-on) không đồng bộ với clock. Nếu reset nhả ra gần sườn clock, mỗi flip-flop trong chip có thể ra khỏi reset ở một nhịp khác nhau (vi phạm recovery/removal), và FSM khởi động ở trạng thái rác. Cách chuẩn là bộ reset synchronizer: vào reset ngay lập tức, nhưng chỉ ra khỏi reset đồng bộ với clock.

module rst_sync (
  input  logic clk,
  input  logic rst_in_n,     // reset ngoài, bất đồng bộ, tích cực thấp
  output logic rst_out_n     // reset cho miền clk
);

• Assert: rst_in_n xuống 0 thì rst_out_n xuống 0 ngay, không chờ clock, kể cả khi xung reset ngắn hơn một chu kỳ.
• Deassert: sau khi rst_in_n lên 1, rst_out_n lên 1 tại sườn lên thứ hai của clk (hai tầng flip-flop), và chỉ thay đổi tại sườn clock.

Testbench đổi rst_in_n ở các thời điểm bất kỳ giữa hai sườn clock.