Ghép 4 byte thành từ 32 bit, có tín hiệu last

Bộ chuyển độ rộng (width converter) có mặt ở mọi chỗ nối giữa một giao tiếp hẹp (UART, SPI, một luồng byte) với bus rộng hơn. Bài này ghép luồng byte thành từ 32 bit, xử lý thêm gói có độ dài không chia hết cho 4.

module pack32 (
  input  logic        clk,
  input  logic        rst_n,      // reset bất đồng bộ, tích cực thấp
  input  logic        in_valid,   // có một byte ở nhịp này
  input  logic [7:0]  in_data,
  input  logic        in_last,    // byte này là byte cuối của gói (chỉ có nghĩa khi in_valid = 1)
  output logic        out_valid,  // xung 1 nhịp: out_data hợp lệ
  output logic [31:0] out_data,
  output logic [2:0]  out_bytes   // số byte hợp lệ trong out_data: 1…4
);

• Little-endian: byte đầu tiên của từ nằm ở out_data[7:0], byte thứ hai ở [15:8], và cứ thế.
• Một từ kết thúc khi đã nhận đủ 4 byte, hoặc khi nhận một byte có in_last = 1. Ngay nhịp sau sườn nhận byte kết thúc từ: out_valid = 1, out_data chứa các byte đã nhận, các byte chưa có bằng 0, và out_bytes bằng số byte đã nhận.
• out_valid bằng 0 ở mọi nhịp khác. Không có backpressure: phía nhận luôn sẵn sàng.
• Byte có thể đến ở mọi nhịp, kể cả nhịp out_valid = 1.
• Sau reset: out_valid = 0 và không còn byte dở dang nào.

Testbench đặt đầu vào và đọc ngõ ra ở sườn xuống của clock. out_data và out_bytes chỉ được kiểm khi out_valid = 1.