Dễ

Đồng hồ phút:giây BCD (00:00 → 59:59)

Module cần viết: mmss · 6 case (2 mẫu) · giới hạn 4 s/case · ~20 phút

counterbcdcascadesequential

Bộ đếm BCD nối tầng có trong mọi đồng hồ số, bộ hẹn giờ và bộ hiển thị LED 7 đoạn. Mỗi chữ số thập phân nằm riêng trong 4 bit (BCD) nên hiển thị thẳng được, không cần chia cho 10. Điểm khó là logic nhớ giữa các tầng.

module mmss (
  input  logic       clk,
  input  logic       rst_n,      // reset bất đồng bộ: 00:00
  input  logic       tick,       // xung 1 nhịp mỗi giây
  output logic [3:0] m_hi,       // phút hàng chục  0…5
  output logic [3:0] m_lo,       // phút hàng đơn vị 0…9
  output logic [3:0] s_hi,       // giây hàng chục  0…5
  output logic [3:0] s_lo        // giây hàng đơn vị 0…9
);

Ở mỗi sườn lên có tick = 1, thời gian tăng thêm một giây: 00:09 → 00:10, 00:59 → 01:00, 09:59 → 10:00, 59:59 → 00:00. Không có tick thì giữ nguyên.

Testbench đặt tick và đọc ngõ ra ở sườn xuống của clock.

Các case

  1. Sau reset: 00:00; 12 tickmẫu
  2. Qua 00:59 → 01:00mẫu

Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.

Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 3 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.

Đang kết nối máy chấm…
Đang nạp bản nháp…

Tab để thụt lề. Nhấn Esc rồi Tab để rời trình soạn. Bản nháp tự lưu trong trình duyệt.

Gợi ý

Mỗi gợi ý mở trước khi AC giảm 10% điểm của đề.

Lời giải và phân tích

Lịch sử nộp bài

Chưa có lượt nào.

Độ khó: Dễ. Điểm gốc 20.