Phát hiện sườn lên/xuống (ngõ ra thanh ghi)
Module cần viết: edge_detect · 6 case (2 mẫu) · giới hạn 4 s/case · ~15 phút
Viết module phát hiện sườn của tín hiệu đồng bộ d:
module edge_detect (
input logic clk,
input logic rst_n, // reset BẤT ĐỒNG BỘ, tích cực mức thấp
input logic d,
output logic rise,
output logic fall
);Tại mỗi sườn lên clk:
- nhớ mẫu hiện tại:
d_q ← d; rise ← d & ~d_q(bây giờ 1, mẫu trước 0);fall ← ~d & d_q(bây giờ 0, mẫu trước 1).
rise và fall là ngõ ra thanh ghi: chỉ đổi ngay sau sườn lên clk và mỗi xung kéo dài đúng 1 chu kỳ. Khi rst_n = 0, d_q, rise, fall về 0 ngay lập tức, không chờ clock.
Testbench đổi d ở sườn xuống và đọc rise/fall ở sườn xuống kế tiếp. Trong bảng ví dụ (case 1), cột k là giá trị d được lấy mẫu ở sườn lên thứ k sau reset, cùng rise/fall đọc ngay sau sườn đó:
| sườn lên | 1 | 2 | 3 | 4 | 5 | 6 | 7 |
|---|---|---|---|---|---|---|---|
d được lấy mẫu |
0 | 1 | 1 | 1 | 0 | 0 | 0 |
rise |
0 | 1 | 0 | 0 | 0 | 0 | 0 |
fall |
0 | 0 | 0 | 0 | 1 | 0 | 0 |
Lưu ý: ngay sau reset d_q = 0. Nếu d = 1 ở sườn clock đầu tiên thì đó cũng là một sườn lên (case 2).
Các case
- Một xung d rộng 3 chu kỳmẫu
- d = 1 ngay khi thả resetmẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 3 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.