Bộ dự đoán rẽ nhánh 2 bit (bảng 16 bộ đếm bão hoà)

CPU pipeline phải đoán hướng của lệnh rẽ nhánh trước khi biết kết quả. Bộ dự đoán 2 bit là thiết kế kinh điển trong sách Hennessy & Patterson. Mỗi lệnh rẽ nhánh (chọn theo vài bit địa chỉ) có một bộ đếm bão hoà 2 bit, nên một lần đoán sai lẻ loi, như lần thoát khỏi vòng lặp, không làm đổi ngay dự đoán.

module bp2bit (
  input  logic       clk,
  input  logic       rst_n,       // reset bất đồng bộ: mọi bộ đếm = 2'b01
  input  logic [3:0] idx,         // mục cần dự đoán
  output logic       taken,       // dự đoán cho mục idx (tổ hợp)
  input  logic       upd,         // 1: cập nhật ở sườn lên này
  input  logic [3:0] upd_idx,     // mục cần cập nhật (kết quả thật đã biết)
  input  logic       outcome      // 1: lệnh đã rẽ; 0: không rẽ
);

taken là bit cao của bộ đếm tại idx. Khi upd = 1, chỉ bộ đếm tại upd_idx thay đổi. Testbench đặt tín hiệu và đọc taken ở sườn xuống của clock.