Module A0: Bức tranh toàn cảnh
Module này không yêu cầu tiên quyết. 4 bài, 4 bài đã có nội dung.
- Từ yêu cầu đến chip: ASIC, FPGA và vai trò RTL/DVĐang tải tiến độ
- Các mức trừu tượng: cùng chức năng, khác thông tin nhìn thấyĐang tải tiến độ
- Simulator, waveform, lint và synthesis: mỗi công cụ trả lời một câu hỏiĐang tải tiến độ
- Lộ trình RTL/DV: học nền tảng chung rồi chọn chiều đi sâuĐang tải tiến độ
Học xong module này sẽ mở: Module A1: Biểu diễn số.