Phân bố của randomize: solve…before, := và :/
Class cần viết: burst_gen · cần máy chấm có SystemVerilog · 6 case (2 mẫu) · giới hạn 4 s/case · ~25 phút
Randomize đúng luật chưa đủ: testbench còn phải sinh đúng phân bố. Nếu 94% giao dịch là burst, các giao dịch đơn gần như không bao giờ được kiểm, dù chúng hợp lệ. Bài này về hai công cụ điều khiển phân bố: solve … before và dist.
Các trường đã có trong starter:
class burst_gen;
rand bit is_burst;
rand bit [4:0] beats;
rand bit [2:0] prio;
rand bit [31:0] addr;
endclass
Viết constraint sao cho:
- Luật:
is_burst = 1⇒beatstừ 2 đến 16;is_burst = 0⇒beats = 1. - Phân bố:
is_burst = 1khoảng 50% số lần, và trong các burst, mọi giá trị beats 2..16 đều xuất hiện. - Phân bố:
prio = 0khoảng 50% số lần; mỗi giá trị 1..7 chia đều 50% còn lại (khoảng 7.1% mỗi giá trị). addrtự do.
Nơi gọi vẫn phải thêm được ràng buộc inline, ví dụ g.randomize() with { beats == 1; } (khi đó is_burst phải là 0).
Testbench randomize 4000 lần và kiểm luật trên từng mẫu, cộng với các tỉ lệ (sai số cho phép vài phần trăm, rộng hơn nhiều so với dao động thống kê của 4000 mẫu). Đề cần simulator hỗ trợ đầy đủ randomize/covergroup của IEEE 1800.
Các case
- 300 lần randomize hợp lệmẫu
- is_burst khoảng 50%mẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 5 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.