Bug hunt: pre_randomize, post_randomize, super và tên constraint bị che
Class cần viết: frame · cần máy chấm có SystemVerilog · 6 case (2 mẫu) · giới hạn 4 s/case · ~20 phút
Một khung dữ liệu có checksum: csum không phải biến ngẫu nhiên mà được tính từ dữ liệu sau mỗi lần randomize(). Lớp con thêm tag và một tổng thứ hai tsum dựa trên csum. Code dưới đây (starter) do một đồng nghiệp viết, biên dịch sạch nhưng checksum sai. Sửa cho đúng đặc tả; giữ nguyên tên class và tên trường.
class frame
rand bit [7:0] data[4], mỗi byte khác 0;bit [7:0] csum=data[0] ^ data[1] ^ data[2] ^ data[3]của chính lần randomize vừa xong.
class tagged_frame extends frame
- thêm
rand bit [3:0] tag, vớitag != 4'hF; bit [7:0] tsum=csum ^ {4'h0, tag};- mọi quy tắc của
framevẫn giữ nguyên.
Sau mỗi lần randomize() thành công, mọi trường suy ra phải đúng, kể cả khi randomize() được gọi qua một handle kiểu frame trỏ tới đối tượng tagged_frame.
Đề cần simulator hỗ trợ đầy đủ randomize/covergroup của IEEE 1800.
Các case
- frame: lần randomize đầumẫu
- frame: 20 lầnmẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 5 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.