Danh sách liên kết đơn: đảo tại chỗ và xoá theo giá trị
Class cần viết: int_list · cần máy chấm có SystemVerilog · 7 case (2 mẫu) · giới hạn 4 s/case · ~30 phút
SystemVerilog có sẵn queue nên ít ai tự viết danh sách liên kết. Nhưng đây là bài phỏng vấn kiểm tư duy về handle: biến class là con trỏ, null là giá trị hợp lệ, và gán handle chỉ chép con trỏ chứ không chép đối tượng. Hiểu chắc điều này là nền cho scoreboard, transaction pool và mọi cấu trúc dữ liệu trong testbench UVM.
class node;
int val;
node next;
function new(int v = 0); val = v; endfunction
endclass
class int_list;
node head, tail; // rỗng: cả hai là null
function void push_front(int v);
function void push_back(int v);
function bit pop_front(output int v); // bỏ node đầu, v = giá trị của nó; rỗng: trả 0 (v = 0)
function int size();
function void reverse(); // đảo thứ tự TẠI CHỖ: không tạo node mới
function int remove_all(int v); // bỏ mọi node có val == v; trả về số node đã bỏ
endclass
Testbench không chỉ gọi hàm mà còn đi theo head → next → … để kiểm cấu trúc. Sau mỗi thao tác phải có:
headlà node đầu,taillà node cuối,tail.next == null. Rỗng thìhead == nullvàtail == null.- Đi từ
headtheonextqua đúngsize()node, đúng thứ tự giá trị. - Sau
reverse(), các node trong danh sách vẫn là đúng các đối tượng cũ, chỉ là thứ tự liên kết đảo lại.
Không dùng queue hay mảng để lưu dữ liệu: dữ liệu phải nằm trong các node.
Các case
- push_back 1, 2, 3: cấu trúc head/tail/nextmẫu
- push_front và pop_frontmẫu
Cùng 5 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 4 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.