Tự viết mô hình coverage: biên bin, chuyển tiếp và phần trăm
Class cần viết: cov_model · cần máy chấm có SystemVerilog · 6 case (2 mẫu) · giới hạn 4 s/case · ~25 phút
Covergroup là công cụ đo mình đã kiểm được những gì. Không phải simulator nào cũng hỗ trợ đầy đủ (Verilator, một số công cụ formal, mô hình viết bằng Python), nên người làm DV thường phải hiểu chính xác ngữ nghĩa để tự viết lại. Bài này mô phỏng covergroup sau bằng một class:
covergroup cg with function sample(int v);
coverpoint v {
bins low = {[0:15]};
bins mid = {[16:239]};
bins high = {[240:255]};
bins jump = (low => high); // giải thích bên dưới
}
endgroupViết class cov_model:
| Method | Đặc tả |
|---|---|
void sample(int v) |
ghi nhận một mẫu (0 ≤ v ≤ 255) |
void reset_run() |
bắt đầu một lần chạy mới: số lần trúng giữ nguyên, nhưng chuỗi chuyển tiếp bắt đầu lại |
int hits(string bin) |
số lần trúng của bin "low", "mid", "high", "jump"; tên khác trả −1 |
real coverage() |
phần trăm trong 4 bin đã trúng ít nhất một lần (0, 25, 50, 75 hoặc 100) |
Bin jump được trúng một lần mỗi khi hai mẫu liên tiếp trong cùng một lần chạy lần lượt thuộc low rồi thuộc high. Ví dụ chuỗi 5, 245, 1, 15, 240 trúng jump 2 lần (5 → 245 và 15 → 240). Chuỗi 3, 100, 250 không trúng jump.
Lúc mới tạo (new()), đối tượng ở đầu một lần chạy.
Các case
- Bin giá trịmẫu
- Chuyển tiếp low => highmẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 4 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.