Chèn lỗi bằng constraint_mode và rand_mode: tắt cái gì, giữ cái gì
Class cần viết: eth_len · cần máy chấm có SystemVerilog · 6 case (2 mẫu) · giới hạn 4 s/case · ~25 phút
Testbench Ethernet cần sinh khung bình thường, nhưng thỉnh thoảng phải chèn khung runt (quá ngắn) hay jumbo (quá dài), và đôi khi cố định độ dài để tái hiện một lỗi. Không viết lại class: dùng constraint_mode và rand_mode.
Các trường và constraint đã có trong starter (giữ nguyên tên):
rand bit [10:0] len;
rand bit [15:0] etype;
constraint c_etype { etype >= 16'h0600; }
constraint c_norm { len inside {[46:1500]}; }
constraint c_runt { len inside {[1:45]}; }
constraint c_jumbo { len inside {[1501:2047]}; }Viết:
| Method | Đặc tả |
|---|---|
new() |
đối tượng mới ở mode bình thường (len 46..1500) |
set_mode(int m) |
0: bình thường, 1: runt (1..45), 2: jumbo (1501..2047). Các lần randomize sau theo mode mới |
freeze(bit [10:0] v) |
các lần randomize sau giữ len = v, kể cả khi v nằm ngoài khoảng của mode hiện tại; randomize() vẫn phải thành công |
unfreeze() |
len lại ngẫu nhiên theo mode hiện tại |
Ở mọi trạng thái, etype >= 16'h0600 và etype vẫn ngẫu nhiên. set_mode khi đang cố định chỉ có tác dụng sau unfreeze().
Đề cần simulator hỗ trợ đầy đủ randomize/covergroup của IEEE 1800.
Các case
- Mode mặc địnhmẫu
- Runt rồi trở lại bình thườngmẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 5 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.