Bộ dịch 16 bit: khi nào >>> lại là dịch logic?
Module cần viết: shifter16 · 6 case (2 mẫu) · giới hạn 4 s/case · ~20 phút
Bộ dịch (shifter) có mặt trong mọi ALU. Bài này có bốn phép dịch trên một từ 16 bit, và một cái bẫy về tính có dấu của biểu thức mà ngay cả người viết RTL lâu năm vẫn dính.
module shifter16 (
input logic [15:0] din,
input logic [3:0] sh, // số bit dịch 0..15
input logic [1:0] op, // 0: SRL 1: SRA 2: SLL 3: ROR
output logic [15:0] dout
);| op | Phép | Ý nghĩa |
|---|---|---|
| 0 | SRL | dịch phải, chèn 0 vào bên trái |
| 1 | SRA | dịch phải số học, chèn bit dấu din[15] vào bên trái |
| 2 | SLL | dịch trái, chèn 0 vào bên phải |
| 3 | ROR | xoay phải: bit rơi ra bên phải quay lại bên trái |
Ví dụ: din = 16'h8001, sh = 4 cho SRL 16'h0800, SRA 16'hF800, SLL 16'h0010, ROR 16'h1800.
Mạch tổ hợp; testbench đọc dout 1 ns sau khi đổi đầu vào.
Các case
- SRL: dịch phải logicmẫu
- SLL: dịch tráimẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 4 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.