Chia theo RISC-V M: có dấu, không dấu, và chia cho 0
Module cần viết: rv_div8 · 6 case (2 mẫu) · giới hạn 4 s/case · ~25 phút
Bộ chia của CPU RISC-V (phần mở rộng M) có bốn lệnh và một bảng quy định chính xác cho mọi trường hợp đặc biệt: không có ngoại lệ, không có giá trị "không xác định". Bài này làm phiên bản 8 bit, tổ hợp.
module rv_div8 (
input logic [7:0] a, // số bị chia
input logic [7:0] b, // số chia
input logic [1:0] op, // 0: DIV 1: DIVU 2: REM 3: REMU
output logic [7:0] y
);| op | Phép | a, b hiểu là | Kết quả |
|---|---|---|---|
| 0 | DIV | có dấu (bù 2) | thương, cắt về phía 0 |
| 1 | DIVU | không dấu | thương |
| 2 | REM | có dấu | số dư, cùng dấu với a (a = thương·b + số dư) |
| 3 | REMU | không dấu | số dư |
Trường hợp đặc biệt (theo đặc tả RISC-V):
| Điều kiện | DIV | DIVU | REM | REMU |
|---|---|---|---|---|
| b = 0 | 8'hFF (−1) |
8'hFF (255) |
a | a |
| a = −128, b = −1 (tràn) | −128 | (không đặc biệt) | 0 | (không đặc biệt) |
Ví dụ: DIV(−7, 2) = −3, REM(−7, 2) = −1, DIV(7, −2) = −3, REM(7, −2) = 1, DIVU(8'hF9, 2) = 124.
Mạch tổ hợp; testbench đọc y 1 ns sau khi đổi đầu vào.
Các case
- DIVU, REMU cơ bảnmẫu
- DIV, REM với một toán hạng âmmẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 4 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.