Đồng bộ xung qua hai miền clock (toggle synchronizer)

Một xung rộng một chu kỳ ở miền clock A (ví dụ "có lệnh mới") cần được báo sang miền clock B, chạy clock khác, không cùng pha, có thể nhanh hơn hoặc chậm hơn. Đồng bộ thẳng xung qua 2 flip-flop sẽ mất xung khi clk_b chậm hơn clk_a. Đây là câu phỏng vấn CDC (clock domain crossing) kinh điển.

module psync (
  input  logic clk_a, rst_a_n,   // miền A; reset bất đồng bộ tích cực mức thấp
  input  logic pulse_a,          // xung 1 chu kỳ clk_a
  input  logic clk_b, rst_b_n,   // miền B; reset bất đồng bộ tích cực mức thấp
  output logic pulse_b           // xung 1 chu kỳ clk_b cho MỖI xung pulse_a
);

Yêu cầu (testbench kiểm):

• Mỗi pulse_a (lấy mẫu ở sườn lên clk_a) sinh đúng một xung pulse_b rộng đúng 1 chu kỳ clk_b.
• pulse_b xuất hiện sau ít nhất 2 và không quá 4 sườn lên clk_b kể từ sườn clk_a đã lấy mẫu pulse_a. Ít nhất 2 sườn là vì tín hiệu phải qua 2 tầng flip-flop đồng bộ.
• Không có pulse_b thừa.
• Hai xung pulse_a liên tiếp cách nhau ít nhất 6 chu kỳ của clock chậm hơn (testbench bảo đảm).
• Reset: sau khi thả reset hai miền, không có pulse_b nào cho tới khi có pulse_a mới.

Testbench đọc pulse_b ở sườn xuống clk_b.