Nhân số có dấu với số không dấu: $signed(b) cũng sai

Trong DSP, tín hiệu thường có dấu còn hệ số (độ lợi, trọng số, hệ số trộn) lại không dấu. Phép nhân hỗn hợp có dấu × không dấu là một trong những chỗ Verilog "lừa" người viết nhiều nhất: code trông đúng, lint im lặng, simulator không cảnh báo.

module mixmul (
  input  logic signed [7:0]  a,   // có dấu: −128..127
  input  logic        [7:0]  b,   // không dấu: 0..255
  output logic signed [16:0] p    // giá trị đúng của a × b
);

Dải kết quả: −128 × 255 = −32 640 đến 127 × 255 = 32 385, cần 17 bit có dấu.

Ví dụ: a = −3, b = 200 → p = −600; a = −1, b = 255 → p = −255; a = 127, b = 128 → p = 16 256.

Mạch tổ hợp; testbench đọc p 1 ns sau khi đổi đầu vào.