MAC có dấu, pipeline 3 tầng

MAC (multiply-accumulate: acc += a × b) là khối tính toán chủ lực của DSP, bộ lọc FIR và các bộ tăng tốc AI. Để chạy ở tần số cao, phép nhân và phép cộng được tách thành các tầng pipeline. Cái khó của pipeline là giữ cho dữ liệu và tín hiệu điều khiển luôn đi cùng nhau.

module mac_pipe (
  input  logic               clk,
  input  logic               rst_n,       // reset bất đồng bộ: mọi thanh ghi = 0
  input  logic               in_valid,
  input  logic signed [7:0]  a,
  input  logic signed [7:0]  b,
  input  logic               clr,         // đi kèm mẫu này: tổng bắt đầu lại từ chính tích của mẫu này
  output logic               out_valid,
  output logic signed [19:0] acc
);

Ba tầng:

Một mẫu vào ở sườn k thì acc của nó (và out_valid = 1) có mặt sau sườn k + 2, tức đọc được ở nhịp sau sườn thứ ba tính từ lúc đặt dữ liệu. Nhịp in_valid = 0 đi qua pipeline như một "bọt": không làm đổi acc, và có out_valid = 0 ở đầu ra. acc giữ nguyên giữa các mẫu.

Testbench đặt đầu vào và đọc ngõ ra ở sườn xuống của clock.