Sửa ALU: latch ẩn và danh sách nhạy thiếu
Module cần viết: mini_alu · 6 case (2 mẫu) · giới hạn 4 s/case · ~15 phút
ALU nhỏ trong starter được viết theo phong cách Verilog-1995 và "chạy đúng" trong test của người viết, vì test đó đổi a và b ở mọi bước. Trong mô phỏng nó có hai lỗi khác nhau, và một trong hai còn sinh ra latch khi tổng hợp. Sửa cả hai.
module mini_alu (
input logic [7:0] a, b,
input logic [2:0] op,
output logic [7:0] y,
output logic zero, // y == 0
output logic carry
);| op | y | carry |
|---|---|---|
| 000 | a + b (8 bit) | bit nhớ ra |
| 001 | a − b (8 bit) | 1 nếu mượn (a < b không dấu) |
| 010 | a & b | 0 |
| 011 | a | b | 0 |
| 100 | a ^ b | 0 |
| 101 | a << 1 | bit a[7] bị đẩy ra |
| 110, 111 | 0 | 0 |
Mạch tổ hợp. Testbench có lúc chỉ đổi một tín hiệu đầu vào rồi đọc ngõ ra 1 ns sau.
Các case
- Mỗi phép một lần với a, b mớimẫu
- Chỉ đổi op, giữ nguyên a và bmẫu
Cùng 4 case ẩn kiểm các yêu cầu còn lại của đề. Case ẩn chỉ báo đúng/sai, không nói chi tiết: tự tìm chỗ sai từ đề, hoặc mở gợi ý.
Testbench có mô hình tham chiếu riêng, độc lập với lời giải mẫu. Lời giải mẫu đã chạy qua mọi case trên simulator thật, và 4 bản lỗi mẫu đều bị ít nhất một case bắt. Case mẫu sai sẽ cho biết chỗ sai đầu tiên (giá trị mong đợi so với giá trị nhận được); case ẩn chỉ báo đúng/sai.