APB: IDLE → SETUP → ACCESS

// Mô hình trạng thái hoạt động APB nhìn từ phía manager (minh hoạ cách hiện thực, không phải văn bản spec).// transfer: có yêu cầu truyền; pready: subordinate báo hoàn tất pha ACCESS.module apb_states (  input  logic clk, input logic presetn,  input  logic transfer, input logic pready,  output logic psel, output logic penable,  output logic [1:0] st_o);  typedef enum logic [1:0] {IDLE = 2'd0, SETUP = 2'd1, ACCESS = 2'd2} st_e;  st_e st;  always_ff @(posedge clk or negedge presetn)    if (!presetn) st <= IDLE;    else case (st)      IDLE:    if (transfer) st <= SETUP;      SETUP:   st <= ACCESS;                               // SETUP chỉ kéo dài 1 chu kỳ      ACCESS:  if (pready) st <= transfer ? SETUP : IDLE;  // !pready: chờ (wait state)      default: st <= IDLE;    endcase  assign psel    = (st != IDLE);  assign penable = (st == ACCESS);  assign st_o    = st;endmodule

module tb_apb_states;  logic clk = 0, presetn = 0, transfer = 0, pready = 0, psel, penable; logic [1:0] st;  string trace = "";  apb_states dut (.clk(clk), .presetn(presetn), .transfer(transfer), .pready(pready), .psel(psel), .penable(penable), .st_o(st));  always #5 clk = ~clk;  // giá trị đặt ở negedge sẽ được lấy mẫu ở posedge kế tiếp  task automatic step(input logic tr, input logic rdy);    transfer = tr; pready = rdy; @(negedge clk);    trace = {trace, (st == 0) ? "I" : (st == 1) ? "S" : "A"};    if (psel !== (st != 0) || penable !== (st == 2)) trace = {trace, "!"};  endtask  initial begin    @(negedge clk) presetn = 1;    step(1, 0);   // #1 IDLE→SETUP    step(1, 0);   // #2 SETUP→ACCESS    step(1, 0);   // #3 ACCESS, pready=0 → ở lại (wait)    step(1, 1);   // #4 ACCESS, pready=1, còn transfer → SETUP    step(0, 0);   // #5 SETUP→ACCESS    step(0, 1);   // #6 ACCESS, pready=1, hết transfer → IDLE    $display("APB RESULT TRACE=%s", trace);    $finish;  endendmodule